3. n비트 숫자의 2의 보수를 계산하는 회로를 만들고자 한다. n개의 모듈로 구현하려고 하는데 각각은 비트의 보수를 취한 다음 왼쪽에서 전달되는 캐리(carry)를 더한다. 단, 캐리는 MSB 쪽(왼쪽)에서 LSB 쪽(오른쪽)으로 전파된다. 오른쪽 끝 블록의 캐리 출력을 p_0라 할 때, 그 회로의 처음 세 비트를 계산하는 블록 다이어그램은 다음과 같다.



a. NAND 게이트를 사용하여 각 상자의 블록도를 보여라(특별히, 왼쪽에 있는 첫 번째 상자를 설계하여라).

b. n비트에 대한 지연을 계산하라.

c. 한 번에 2비트를 설계하여 속도를 향상시켜라. NAND 게이트 회로를 보이고 총 지연도 계산하라.

14%

Chapter 6 — 문제 3 (새 문제)

> 기존 교재 및 인터넷에 출제되지 않은 새로운 문제

문제

n비트 숫자의 2의 보수를 계산하는 회로를 만들고자 한다.
n개의 모듈로 구현하려고 하는데 각각은 비트의 보수를 취한 다음
왼쪽에서 전달되는 캐리(carry)를 더한다.
단, 캐리는 **MSB 쪽(왼쪽)에서 LSB 쪽(오른쪽)으로 전파**된다.
왼쪽 끝 블록의 캐리 입력(carry_in)은 **0**이며,
오른쪽 끝 블록의 캐리 출력을 $\mathbf{p_0}$라 한다.

그 회로의 처음 세 비트를 계산하는 블록 다이어그램은 다음과 같다.

```
          x₂                x₁                x₀
           ↓                 ↓                 ↓
0 → [블록 2] →c₂→ [블록 1] →c₁→ [블록 0] → p₀
           ↓                 ↓                 ↓
          y₂                y₁                y₀
```

> **조건:** NAND 게이트 전파 지연 = **1τ**, NOT 게이트 전파 지연 = **0.5τ**

문제 a

NAND 게이트를 사용하여 각 상자의 블록도를 보여라.

13%
대학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…
Chapter6 problem twos complement msb · MD
복사

문제 a

NAND 게이트를 사용하여 각 상자의 블록도를 보여라.
(특별히, 왼쪽에 있는 첫 번째 상자를 설계하여라.)

문제 b

n비트에 대한 지연을 계산하라.

문제 c

한 번에 2비트를 설계하여 속도를 향상시켜라.
NAND 게이트 회로를 보이고 총 지연도 계산하라.

풀이 (정답)

배경: 2의 보수 MSB→LSB 전파 원리

2의 보수 계산 방법:

- 오른쪽(LSB)에서 왼쪽(MSB)으로 스캔하여 처음 만나는 1은 그대로 두고, 이후 모든 비트를 반전
- **동치 표현:** 각 비트 $y_i = x_i \oplus c_i$ (c_i: 해당 비트로 들어오는 carry)

13%
학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…
Chapter6 problem twos complement msb · MD
복사

풀이 (정답)

배경: 2의 보수 MSB→LSB 전파 원리

2의 보수 계산 방법:

- 오른쪽(LSB)에서 왼쪽(MSB)으로 스캔하여 처음 만나는 1은 그대로 두고, 이후 모든 비트를 반전
- **동치 표현:** 각 비트 $y_i = x_i \oplus c_i$ (c_i: 해당 비트로 들어오는 carry)

단, 이 문제는 carry 방향이 **MSB→LSB (왼쪽→오른쪽)** 이므로:

블록	carry_in	동작
블록 2 (MSB)	0 (고정)	$y_i = x_i \oplus c_i$, $c_out = x_i \cdot c_i$
블록 1	c_2	동일
블록 0 (LSB)	c_1	동일, 출력 p_0

각 블록의 부울 함수:

```
yᵢ      = xᵢ ⊕ cᵢ                (XOR)
cᵢ₋₁    = xᵢ AND cᵢ              (AND — carry 전파)
```

14%
학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…
Chapter6 problem twos complement msb · MD
복사

문제 a 풀이 — 첫 번째 블록(블록 2, 왼쪽) NAND 설계

입력: x_2, c_in = 0
출력: $y_2 = x_2 \oplus 0 = x_2$, $c_2 = x_2$ AND 0 = 0

블록 2는 c_in = 0이므로:

- $y_2 = x_2$ (그대로 출력)
- $c_2 = 0$ (carry 없음)

이를 NAND로 구현:

```
y₂ 경로 (x₂ 그대로):
  W1 = NAND(x₂, x₂)   = x₂'      ← 1-input NAND = NOT
  y₂ = NAND(W1, W1)   = x₂       ← NOT의 NOT = 버퍼

c₂ 경로 (항상 0):
  c₂ = 0  (고정값, 배선으로 처리 — NAND 불필요)
```

일반 블록 (블록 1, 블록 0) — XOR + AND를 NAND로:

```
XOR 구현 (4-NAND):
  W1 = NAND(xᵢ, cᵢ)
  W2 = NAND(xᵢ, W1)
  W3 = NAND(cᵢ, W1)
  yᵢ = NAND(W2, W3)

AND 구현 (2-NAND):
```

14%
학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…
Chapter6 problem twos complement msb · MD
복사

일반 블록 (블록 1, 블록 0) — XOR + AND를 NAND로:

```
XOR 구현 (4-NAND):
  W1 = NAND(xᵢ, cᵢ)
  W2 = NAND(xᵢ, W1)
  W3 = NAND(cᵢ, W1)
  yᵢ = NAND(W2, W3)

AND 구현 (2-NAND):
  W4   = NAND(xᵢ, cᵢ)    ← W1과 공유 가능
  cᵢ₋₁ = NAND(W4, W4)   = xᵢ AND cᵢ
```

총 게이트 (일반 블록): **NAND 5개** (W1 공유 시 4개)

문제 b 풀이 — n비트 총 지연

블록 2 (첫 번째, c_in=0 고정) 내부 지연

c_in=0이므로 $y_2 = x_2$, $c_2 = 0$. 실질적 게이트 없음.
→ **블록 2 지연 = 0τ** (배선만)

일반 블록 (블록 i, i < n-1) 내부 지연

x_i → y_i 경로:

```
xᵢ → W1(NAND) → W2(NAND) → yᵢ(NAND) = 3τ
```

c_i → c_{i-1} carry 경로:

14%
학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…
Chapter6 problem twos complement msb · MD 복사

블록 2 (첫 번째, c_in=0 고정) 내부 지연

c_in=0이므로 $y_2 = x_2$, $c_2 = 0$. 실질적 게이트 없음.
→ **블록 2 지연 = 0τ** (배선만)

일반 블록 (블록 i, i < n-1) 내부 지연

x_i → y_i 경로:

```
xᵢ → W1(NAND) → W2(NAND) → yᵢ(NAND) = 3τ
```

c_i → c_{i-1} carry 경로:

```
cᵢ → W1(NAND) → W4(NAND) = 2τ   (W1 공유)
```

전체 지연 계산 (n비트)

carry 체인 경로 (가장 긴 경로):

```
0 → [블록2: 0τ] → c₂ → [블록1: carry 2τ] → c₁ → [블록0:
XOR 3τ] → y₀
```

- n=3: 블록2(0) + carry전파×(n-2)×2τ + 마지막 XOR 3τ
- 일반화: **지연 = 2(n−2)τ + 3τ = (2n − 1)τ**

> **n비트 총 지연 = (2n − 1)τ**

예시: n=8이면 총 지연 = 15τ

14%

학교 집… | 2의 보수 : 네… | 클로드 무료 -… | 새로운 문제… | 4-to-1 MUX…

Chapter6 problem twos complement msb · MD 복사

문제 c 풀이 — 2비트 묶음 블록 (Carry Skip 최적화)

2비트씩 묶어 하나의 블록이 (x_i, x_{i-1})을 동시에 처리.

2비트 블록 부울 함수 전개

```
y_i     = x_i ⊕ c_i
y_i-1   = x_i-1 ⊕ c_i-1
c_i-1   = x_i · c_i
c_i-2   = x_i-1 · c_i-1 = x_i-1 · x_i · c_i
```

NAND 구현 (2비트 블록)

```
[상위 비트 x_i 처리]
  W1 = NAND(x_i, c_i)
  W2 = NAND(x_i, W1)
  W3 = NAND(c_i, W1)
  y_i = NAND(W2, W3)          ← XOR: 3τ부터
  W4 = NAND(W1, W1)           = x_i · c_i  (AND) → c_i-1

[하위 비트 x_i-1 처리 — c_i-1을 받아]
  W5 = NAND(x_i-1, c_i-1)
  W6 = NAND(x_i-1, W5)
  W7 = NAND(c_i-1, W5)
  y_i-1 = NAND(W6, W7)       ← XOR: c_i-1 기준 3τ
  W8 = NAND(W5, W5)           = x_i-1 · c_i-1 → c_i-2
```

블록당 NAND: 9개

14%
학교 집… | 2의 보수 : 네… | G 클로드 무료 -… | 새로운 문제… | G 4-to-1 MUX…
Chapter6 problem twos complement msb · MD 복사

2비트 블록 지연 계산

블록 내부: $c_i \to c_{i-1} = 2\tau$, 추가 $x_{i-1} \to y_{i-1} = 3\tau$
→ **2비트 블록 carry 관통 지연 = $2\tau + 2\tau = 4\tau$**

n비트 총 지연 (2비트 묶음)

블록 수: $\lceil n/2 \rceil$개

```
총 지연 = (⌈n/2⌉ - 1) × 4τ + 3τ  (마지막 블록 XOR)
        = (2n - 1)τ  (1비트와 동일)
```

단, **블록 수가 절반**으로 줄어 배선 복잡도 감소.

방식	블록 수	총 지연
1비트 블록	n	$(2n-1)\tau$
2비트 블록	$\lceil n/2 \rceil$	$(2n-1)\tau$ (동일)

> **지연 개선:** carry 체인 깊이는 동일하나 모듈 수가 절반으로 줄어 설계 복잡도 및 배선 수가 감소한다.

원본 문제와의 비교 (새 문제임을 증명)

항목	원본 (교재)	새 문제